pccx 문서

pccx (Parallel Compute Core eXecutor) 문서에 오신 것을 환영합니다. pccx는 엣지 디바이스에서 Transformer 기반 LLM을 가속하기 위한 확장 가능한 NPU 아키텍처입니다. 사이드바에서 섹션을 선택하세요.

에코시스템

RTL 구현체

github.com/hwkim-dev/pccx-FPGA-NPU-LLM-kv260

활성 v002 SystemVerilog 원본 — ISA 패키지, 컨트롤러, 컴퓨트 코어 (GEMM / GEMV / CVO), 메모리 계층. 타겟 디바이스는 Xilinx Kria KV260 (Zynq UltraScale+ ZU5EV).

이 사이트의 모든 v002 RTL 레퍼런스 페이지는 해당 .sv 파일로 직접 연결됩니다.

pccx-FPGA-NPU-LLM-kv260 저장소를 GitHub 에서 열기

문서 소스

github.com/hwkim-dev/pccx — 이 사이트를 빌드하는 Sphinx 프로젝트.

pccx 문서 저장소를 GitHub 에서 열기

저자 포트폴리오

hwkim-dev.github.io/hwkim-dev — 블로그, 다른 프로젝트, 소개.

hwkim-dev 포트폴리오 사이트 열기

도구 & 랩

pccx-lab

pccx NPU 전용 성능 시뮬레이터 + AI 통합 프로파일러. RTL 이전 병목 탐지, UVM co-simulation, LLM 기반 테스트벤치 생성을 한 워크플로우로 통합.

Work in Progress

소스: github.com/hwkim-dev/pccx-lab

pccx-lab 시뮬레이터 & 프로파일러 열기

설계 근거

왜 pccx-lab은 다섯 개가 아닌 한 레포인가. 모듈 경계 규칙 (core/, ui/, uvm_bridge/, ai_copilot/).

pccx-lab 설계 근거 읽기

소개

• pccx: 병렬 컴퓨트 코어 익스큐터

로드맵

• 로드맵 (Two-Track)
  • 1. 공통 전제
  • 2. Track 1 — v002 Extended (Gemma 3N E4B, 20 tok/s)
  • 3. Track 2 — v003 (Gemma 4 E4B, 12–15 tok/s)
  • 4. 통합 타임라인 (52주)
  • 5. Compute 예산
  • 6. Year 2 목표 — Auto-Porting Pipeline α (Stretch)
  • 7. 마일스톤
  • 8. RTL 저장소

v002 아키텍처

• pccx v002 아키텍처

타겟 하드웨어

• 지원 디바이스

아카이브

• 아카이브

툴체인 데모

• 툴체인 데모

도구

• pccx-lab — 시뮬레이터 & AI 프로파일러