타겟 하드웨어: Xilinx Kria KV260

KV260은 pccx의 기본 타겟 하드웨어 플랫폼입니다.

주요 사양

• FPGA 패브릭: Zynq UltraScale+ MPSoC (ZU5EV)

• DSP 슬라이스: 1,248 개의 DSP48E2

• BRAM: 144 개의 블록 RAM (36 Kb · BRAM 당)

• URAM: 64 개의 UltraRAM (288 Kb · URAM 당)

• 동작 주파수: 400 MHz (타겟)

• AXI 인터페이스: AXI-Lite (HPM), AXI HP 포트 0–3, AXI ACP

메모리 구조

KV260 에서 pccx 는 아래의 메모리 계층을 활용합니다.

• L2 URAM 캐시: 114,688 × 128-bit (피처맵·중간 결과 저장)

• HP 포트 0/1: 행렬 코어 가중치 스트리밍 (128-bit/clk)

• HP 포트 2/3: 벡터 코어 가중치 스트리밍 (32 INT4/clk · 포트당)

• ACP 포트: 호스트 DDR4 ↔ L2 캐시 DMA 전송

리소스 활용

리소스	사용량	가용량
DSP48E2	~1,088	1,248
BRAM (36 Kb)	~140	144
URAM (288 Kb)	~50	64
LUT	~200K	234K

참고

DSP48E2 예상 사용량은 GEMM 시스톨릭 어레이 1,024 + GEMV reduction 스테이지 1 의 16 DSP × 4 코어 = 64 의 합. SFU/CVO 가 사용하는 BF16 멀티플라이어까지 포함하면 실제 합성 결과는 ~1,150–1,200 범위가 될 것으로 예상된다. 최종 값은 구현 단계에서 갱신.

실제 리소스 사용량은 구성 파라미터 (시스톨릭 어레이 크기, 코어 개수 등) 에 따라 달라진다.